Организация и структура оперативной памяти.

Ячейки динамической оперативной памяти RAM объединяются в матрицу или массив для хранения больших объёмов информации. Поэтому, чтобы каким‐то образом знать, в какие ячейки памяти записывать информацию или из каких ячеек её брать, матрица делится на строки и столбцы. Обращение к оперативной памяти представляет собой обращение к нужным в данный момент строкам и столбцам, состоящих из элементарных ячеек памяти.

Структура динамической оперативной памяти RAM включает в себя следующие устройства:

собственно, матрица ячеек памяти;

устройство управления;

устройство считывания;

устройство записи;

дешифратор столбцов;

дешифратор строк;

матрица ячеек памяти

Динамическая оперативная память работает с процессором, который выдаёт необходимые команды, посредством которых он записывает, изменяет или считывает данные в память или из памяти. Таким образом, происходит управление и взаимодействие процессора с оперативной памятью.

В статье Процессор.Устройство и работа в кратком виде было описано взаимодействие процессора с оперативной памятью RAM. Поскольку динамическая оперативная память и процессор являются электронными устройствами, то в этом случае можно говорить о электрических сигналах, поступающих на вход и поступающих с выхода этих устройств. Поэтому, команда, поступающая от процессора на входные микросхемы оперативной памяти, может рассматриваться как совокупность различных электрических сигналов, которые поступают в определённой последовательности и в определённое время. Определённое время надо подразумевать как время, в течение которого электронное устройство, например, процессор сможет распознать все электрические сигналы поступившие к нему на вход и правильно отреагировать, то‐есть передать такие электрические сигналы или команды, которые не нарушат процесс взаимодействия процессора с оперативной памятью или другими устройствами. А, соответственно, и компьютера в целом.

Другими словами, сигналы должны быть синхронизированны по времени или быть синхронными. В случае, если сигналы будут несинхронными, запаздывать или появляться раньше, тогда возможен сбой в работе устройств компьютера со всеми вытекающими последствиями.

Работа оперативной памяти происходит следующим образом. На адресную шину поступает адрес ячеек памяти в которые надо записать информацию или считать информацию. Адрес ассоциируется не с одной ячейкой, а с группой ячеек, число которых, например, начинается от 16 ячеек или 16 бит и выше. Ещё можно говорить о разрядности, 16 бит—это 16 разрядов. Современные настольные компьютеры оперируют с 64 разрядами. Но с разрядностью разберёмся в другой статье. А пока для простоты примем, что адрес также имеет 16 разрядов.

Так как 16 бит составляет 2 байта, то можно сказать, что есть старший байт и младший. Например, в двоичной системе счисления, по которой работают все электронные цифровые схемы, адрес может выглядеть, например, так: 11001101 00111010.

Здесь 11001101—старший байт, 00111010—младший байт.

Адресация памяти может быть организована таким образом, при котором старший байт отвечает за адресацию столбцов, младший байт отвечает за адресацию строк. Может быть ещё и такой вариант адресации. Отдельно выдаётся сигнал, обозначающий адресацию строк, RAS, а на шину адреса адрес строки. Затем выдаётся сигнал, обозначающий адресацию столбца, CAS, а на шину адреса адрес столбца. Таким образом, механизм адресации может несколько различаться, но это не существенно, каждая фирма разрабатывает электронные компоненты по‐своему, и широкой огласке внутреннее устройство этих компонентов не предаётся.

блок-схема оперативной памяти

Итак, вернёмся к описанию работы оперативной памяти. На адресную шину поступает адрес выбранной группы ячеек памяти. Старший байт указывает адрес столбца и какую микросхему в данный момент выбрал процессор. Младший байт отвечает за адресацию строки. Одновременно с этим подаётся сигнал CAS, сигнализируя о фазе адресации столбца. Затем подаётся сигнал RAS, который обозначает момент адресации строки. После того, как адрес полностью определён, подаются сигналы управления на запись или считывания информации в оперативную память, и на шине данных появляются данные, которые записываются в оперативную память, либо, наоборот, считываются.

При цикле регенерации, управляющих сигналов считывания‐записи нет, данные на шину данных не поступают. Активными сигналами являются адрес строки и сигнал RAS.

Наверх